Jaaj.sk je nový FREE porovnávač produktov a cien. Budujeme AI alternatívu ku klasickým porovnávačom

Spúšťame databázu
Produkty • kategórie • porovnania

Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů - Jaromír Kolouch

Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů - Jaromír Kolouch Kniha je určena pro čtenáře, který se chce seznámit s jazykem Verilog a použít ho pro návrh programovatelných…

od 32 €
Výrobca
Vutium
Autor
Jaromír Kolouch
Žáner
beletria
Nakladateľstvo
Vysoké učení technické v Brně
Počet strán
260
Rok vydania
2012
Jazyk
české
ISBN
978-80-214-4516-1
Väzba
brožovaná

Specifikacia Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů - Jaromír Kolouch


Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů - Jaromír Kolouch

Kniha je určena pro čtenáře, který se chce seznámit s jazykem Verilog a použít ho pro návrh programovatelných logických obvodu. Autor postupně seznamuje čtenáře se syntaxí jazyka Verilog a dále s prostředky jazyka Verilog pro verifikaci číslicových systému.Nejrozsáhlejší (čtvrtá) kapitola je věnována velkému množstvím příkladu konstrukcí v jazyce Verilog. U čtenáře se předpokládá znalost číslicové elektroniky v rozsahu odpovídajícím úrovni bakalářského studia elektrotechnických vysokých škol.

Poslední kapitola knihy je pak věnována jazyku SystemVerilog, který z jazyka Verilog vychází a velmi významně ho rozšiřuje. Na příkladech jsou čtenáři předkládány modely nejpoužívanějších číslicových bloku od jednodušších (kombinační obvody, klopné obvody atd.) až po složitější (konečné stavové automaty, různé typy pamětí). Zmíněny jsou na příkladech konstrukce v jazyce SystemVerilog-2005 i jeho rozšíření SystemVerilog-2009.

Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů - Jaromír Kolouch patrí medzi produkty, ktoré ponúkajú vyvážený pomer kvality a ceny. V hornej časti stránky nájdeš hlavný prehľad, nižšie podrobné vlastnosti a technické parametre.

Velmi vítám, že autor tuto kapitolu do knihy zařadil, protože SystemVerilog je velmi perspektivní jazyk. Podrobný popis syntaxe jazyka Verilog, jako je v předložené knize, dosud nevyšel v češtině ani slovenštině. V současné době se jazyk Verilog a SystemVerilog využívá pro popis číslicových systému ve velké míře.

Je tedy velmi žádoucí, aby se studenti elektrotechnických fakult s tímto jazykem seznámili již v průběhu studia a přípravy na jejich budoucí praxi. Doc. Ing. Martin Poupa, Ph.D.

Top